同或門

基本逻辑閘
緩衝	非
與	與非
或	或非
異或	同或
蘊含	蘊含非

輸入 A   B		輸出 A XNOR B
0	0	1
0	1	0
1	0	0
1	1	1

同或門（英語：XNOR gate，偶爾寫作ENOR gate、ExNOR gate，在Intel處理器中，此項功能被命名為「test」），又稱異或非門，是數碼邏輯中實現邏輯雙條件的邏輯門，功能見右側真值表。若兩個輸入的電平相同，則輸出為高電平（1）；若兩個輸入的電平相異，則輸出為低電平（0）。

概述

下列包括邏輯門的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標符號（IEC 60617-12）和不再使用的DIN符號（DIN 40700）。其他的邏輯門符號見邏輯門符號表。

表達式	符號			功能表	繼電器邏輯
	ANSI/IEEE Std 91-1984	IEC 60617-12	DIN 40700
<math>Y = \overline{A \oplus B}</math> <math>Y = {A \odot B}</math> <math>Y = \overline{A \,\underline{\lor}\, B}</math> <math>Y = A \,\overline{\underline{\lor}}\, B</math>	File:XNOR ANSI.svg	File:XNOR IEC.svg File:IEC XNOR.svg	File:XNOR DIN.svg 或 File:XNOR DIN 2.svg	A B <math>Y = A \oplus B</math> <math>Y = \overline{A \oplus B}</math> 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1	File:Relay xnor.svg

<math>Y = \overline{A \oplus B}</math>等價於<math>Y = A \cdot B + \overline{A} \cdot \overline{B}</math>。

硬件描述和引腳分配

同或門是基本的邏輯門，因此在TTL和CMOS集成電路中都是可以使用的。標準的4000系列CMOS集成電路為4077，包含四個獨立的2輸入同或門。引腳分配如下：

File:XNOR Pinout.png 74266四同或門DIP封裝集成電路的引腳分配圖

輸入A1 輸入B1 輸出Q1 輸出Q2 輸入B2 輸入A2 Vss 輸入A3 輸入B3 輸出Q3 輸出Q4 輸入B4 輸入A4 Vdd

包括NXP在內的很多半導體製造商都生產這一元件，封裝方式分為直插DIP封裝和SOIC封裝兩種。元件的資料表可在大多數元件數據庫查詢到。

備選方案

如果沒有現成的同或門，我們可利用四個或非門或五個與非門來實現，連線方法見下圖。因為與非門和或非門是「通用的門電路」，因此任何一個邏輯函數都可單獨由與非邏輯或或非邏輯來實現。

File:XNOR using NOR.svg 僅用或非門實現的同或門

File:XNOR Using NAND.png 僅用與非門實現的同或門

參見

• 克羅內克函數
• 邏輯雙條件

參考文獻

• Tietze, Ulrich; Schenk, Christoph. Halbleiter-Schaltungstechnik. Springer. 2002年12月. ISBN 3-540-42849-6. 
• Beuth, Klaus. Digitaltechnik. Vogel. 1998年10月. ISBN 3-8023-1755-6. 
• Seifart, Manfred; Beikirch, Helmut. Digitaltechnik. Digitale Schaltungentechnik. 1998年5月. ISBN 3-341-01198-6.