鰭式場效電晶體

維基百科，自由的百科全書
（重新導向自FinFET）
跳至導覽 跳至搜尋
File:Doublegate FinFET-en.svg
雙閘極FinFET元件
File:N-Kanal-MOSFET (Schema)-ru.svg
平面MOSFET

鰭式場效電晶體[1]（英語：Fin Field-Effect Transistor，簡稱：FinFET），是一種新的互補式金屬氧化物半導體（CMOS）場效電晶體，通過柵將極放置在導電通道的兩側、三側或四側或環繞通道（閘極四周），形成雙閘極或多閘極結構，以改善電路對導體

的控制，並減少漏電流，縮短電晶體的閘長。[2]FinFET是一種立體的場效電晶體，屬於多閘極電晶體。這些元件之所以稱為「鰭」式，因為其源漏區域在矽表面形成了鰭片。與平面CMOS技術相比，FinFET元件表現出顯著更快的開關時間（英語：Switching time）和更高的電流密度，[3]從而提升了性能和功耗效率。

FinFET是一種非平面電晶體，或稱「三維」電晶體，[4]是現代納米電子半導體元件製造的基礎。當電晶體的尺寸小於25納米以下，傳統的平面場效電晶體的尺寸已經無法縮小。FinFET的主要思想是將場效電晶體立體化。[5]利用FinFET閘極的微晶片最初在2010年代初期實現商業化，並在14納米、10納米和7納米製程節點中成為主流閘極設計。

單個FinFET電晶體通常包含多個鰭片，這些鰭片並排排列並由同一個閘極覆蓋，在電學上作為一個整體工作。通過改變鰭片的數量可以調節驅動能力和性能，[6]驅動能力隨鰭片數量的增加而增強。[7]

歷史[編輯]

File:Multigate models.png
多柵電晶體的實現方案

雙閘極功率薄膜電晶體（TFT）的概念由H. R. Farrah與R. F. Steinberg於1967年提出。[8]雙閘極MOSFET隨後由関川敏弘（產業技術綜合研究所）於1980年在一份描述平面XMOS（英語：XMOS）電晶體的專利中提出。[9]1984年，関川與林豊在電子技術綜合研究所製造了XMOS電晶體。他們證明，通過將全空乏SOI元件夾在兩個連接在一起

的柵電極之間，可以顯著抑制短通道效應。[10][11]

第一種FinFET電晶體類型被稱為空乏型貧通道電晶體（DELTA），由日立中央研究所的久本大等人二於1989年在日本首次製造。[10][12][13]該電晶體的閘極可以覆蓋並電接觸半導體通道鰭片的頂部和側面，或僅覆蓋側面。前者稱為「三柵電晶體」，後者稱為「雙柵電晶體」。雙柵電晶體的每一側可以選擇性地連接到兩個不同的終端或接觸點。這種變體被稱為「分裂柵電晶體」，可以更精細地控制電晶體的工作

印度尼西亞工程師Effendi Leobandung在明尼蘇達大學工作期間，於1996年第54屆元件研究會議上與周郁（Stephen Y. Chou）共同發表了一篇論文，概述了將寬CMOS電晶體切割成許多窄寬度通道的優勢，從而通過增加有效元件寬度來改善元件縮放並增加電流。[14]這種結構正是現代FinFET的雛形。儘管通過切割成窄寬度犧牲了部分元件寬度，

但對於高鰭片而言，窄鰭片側壁的導通能力足以彌補這一損失。[15][16]該元件具有35納米通道寬度和70納米通道長度。[14]

File:Different FinFET structures which can be modeled by BSIM-CMG.png
各種FinFET實現方案

1997年，DARPA向加州大學柏克萊分校的一個研究小組授予合同，以開發實用的三維亞微米FinFET技術。[17]該小組由久本大以及台積電的胡正明領導。團隊在1998年至2004年間取得了以下突破。[18]久本大請求成為胡正明在伯克利研究小組的訪問學者，隨後胡正明邀請其加入DARPA資助的FinFET項目。

他們在2000年12月的一篇論文中創造了「FinFET」（鰭式場效應電晶體）一詞，[23]用於描述在SOI基板上構建的非平面雙柵電晶體。[24]

2006年，來自韓國科學技術院（KAIST）和國家納米製造中心的一組韓國研究人員開發出一種基於全環繞閘極（GAA）FinFET技術的3納米電晶體，這是當時世界上最小的納米電子元件。[25][26]2011年，萊斯大學研究人員馬蘇德·羅斯塔米與卡提克·莫漢拉姆證明，FinFET可以擁有兩個電學獨立的閘極，這為電路設計人員提供了更靈活的設計選擇，以實現高效低功耗閘極。[27]

2011年，英特爾推出商業化的22納米FinFET。[28]

2020年，胡正明博士因該項技術獲得IEEE榮譽勳章，電氣電子工程師學會（IEEE）認為該技術將電晶體帶入了第三維度並延續了摩爾定律。[29]

在2018年2月開始，中國科學院微電子研究所就該技術涉及該所的部分專利對英特爾提出侵權訴訟，而英特爾多次反制，向中美兩國的知識產權管理部門申請專利無效審議或覆審，但均告失敗，2020年7月28日，國家知識產權局口頭受理了該次申請無效審議。[30]

商業化[編輯]

業界首個工作電壓僅為0.7伏特的25納米電晶體於2002年12月由台積電展示。「Omega FinFET」設計因閘極包裹源漏結構後的形狀與希臘字母「Ω」相似而得名，其N型電晶體的柵延遲僅為0.39皮秒（ps），P型為0.88ps。

2004年，三星展示了「體FinFET」設計，使大規模生產FinFET元件成為可能。他們展示了利用90納米體FinFET工藝製造的動態隨機存取存儲器（DRAM）。[31]

2011年，英特爾展示了三柵電晶體，其閘極從三面包裹通道，與平面電晶體相比，提升了能源效率並降低了柵延遲，從而獲得了更佳性能。[32][33][34]

22納米及以下工藝製造的商用晶片普遍採用FinFET閘極設計（但也存在低至18納米的平面工藝，且12納米工藝正在開發中）。英特爾在2011年為其Ivy Bridge微架構宣佈了22納米三閘極變體。[35]這些元件自2012年起開始出貨。從2014年開始，各大晶圓代工廠（台積電、三星、格羅方德）在14納米（或16納米）節點上均採用了FinFET設計。

2013年，SK海力士開始16納米工藝的商業化量產，[36]台積電開始16納米FinFET工藝生產，[37]三星電子開始10納米工藝生產。[38]台積電於2017年開始7納米工藝生產，[39]三星於2018年開始5納米工藝生產。[40]2019年，三星宣佈計劃於2021年商業化生產3納米GAAFET工藝。[41]FD-SOI（全空乏絕緣體上矽）被視為FinFET的一種潛在低成本替代方案。[42]

納米電子FinFET半導體存儲器的商業化生產始於2010年代。[3]2013年，SK海力士開始量產16納米NAND閃存，[36]三星電子開始生產10納米多層單元（MLC）NAND閃存。[38]2017年，台積電開始使用7納米工藝生產SRAM存儲器。[39]

參考資料[編輯]

  1. ^ 存档副本. [2023-02-06]. （原始內容存檔於2023-02-06）. 
  2. ^ 中芯国际集成电路制造有限公司首次公开发行人民币普通股（A股）股票并在科创板上市招股说明书 (PDF). 上海交易所科創板. [2020-06-03]. （原始內容存檔 (PDF)於2020-06-03）. 
  3. ^ 3.0 3.1 Kamal, Kamal Y. The Silicon Age: Trends in Semiconductor Devices Industry (PDF). Journal of Engineering Science and Technology Review. 2022, 15 (1): 110–115 [2022-05-26]. ISSN 1791-2377. S2CID 249074588. doi:10.25103/jestr.151.14. （原始內容存檔 (PDF)於2023-06-02）. 
  4. ^ What is Finfet?. Computer Hope. April 26, 2017 [4 July 2019]. （原始內容存檔於2019-07-04）. 
  5. ^ 溫德通. 集成电路制造工艺与工程应用. 北京: 機械工業出版社. 2024: 62. ISBN 978-7-111-76462-5 （中文）. 
  6. ^ Shimpi, Anand Lal. Intel Announces first 22nm 3D Tri-Gate Transistors, Shipping in 2H 2011. AnandTech. 4 May 2011 [18 January 2022]. （原始內容存檔於May 6, 2011）. 
  7. ^ VLSI Symposium - TSMC and Imec on Advanced Process and Devices Technology Toward 2nm. 25 February 2024. 
  8. ^ Farrah, H. R.; Steinberg, R. F. Analysis of double-gate thin-film transistor. IEEE Transactions on Electron Devices. February 1967, 14 (2): 69–74. Bibcode:1967ITED...14...69F. doi:10.1109/T-ED.1967.15901. 
  9. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki. Primary Consideration on Compact Modeling of DG MOSFETs with Four-terminal Operation Mode. TechConnect Briefs. 23 February 2003, 2 (2003): 330–333. S2CID 189033174. 
  10. ^ 10.0 10.1 Colinge, J. P. FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. 2008: 11 & 39. ISBN 9780387717517. 
  11. ^ Sekigawa, Toshihiro; Hayashi, Yutaka. Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. Solid-State Electronics. August 1984, 27 (8): 827–828. Bibcode:1984SSEle..27..827S. ISSN 0038-1101. doi:10.1016/0038-1101(84)90036-4. 
  12. ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji. A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET. International Technical Digest on Electron Devices Meeting. December 1989: 833–836. S2CID 114072236. doi:10.1109/IEDM.1989.74182. 
  13. ^ IEEE Andrew S. Grove Award Recipients. IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. [4 July 2019]. （原始內容存檔於September 9, 2018）. 
  14. ^ 14.0 14.1 Leobandung, Effendi; Chou, Stephen Y. Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length. 1996 54th Annual Device Research Conference Digest. 1996: 110–111. ISBN 0-7803-3358-6. S2CID 30066882. doi:10.1109/DRC.1996.546334. 
  15. ^ Leobandung, Effendi. Nanoscale MOSFETs and single charge transistors on SOI (學位論文). Minneapolis, Minnesota: University of Minnesota: 72. June 1996. 
  16. ^ Leobandung, Effendi; Gu, Jian; Guo, Lingjie; Chou, Stephen Y. Wire-channel and wrap-around-gate metal–oxide–semiconductor field-effect transistors with a significant reduction of short channel effects需要付費訂閱. Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures Processing, Measurement, and Phenomena. 1997-11-01, 15 (6): 2791–2794. Bibcode:1997JVSTB..15.2791L. ISSN 1071-1023. doi:10.1116/1.589729. 
  17. ^ The Breakthrough Advantage for FPGAs with Tri-Gate Technology (PDF). 英特爾. 2014 [4 July 2019]. （原始內容存檔 (PDF)於2019-10-17）. 
  18. ^ Tsu-Jae King, Liu. FinFET: History, Fundamentals and Future. University of California, Berkeley. Symposium on VLSI Technology Short Course. June 11, 2012 [9 July 2019]. （原始內容存檔於28 May 2016）. 
  19. ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya. A folded-channel MOSFET for deep-sub-tenth micron era. International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217). December 1998: 1032–1034. ISBN 0-7803-4774-9. S2CID 37774589. doi:10.1109/IEDM.1998.746531. 
  20. ^ Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki. Sub 50-nm FinFET: PMOS (PDF). International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318). December 1999: 67–70 [2019-09-25]. ISBN 0-7803-5410-9. S2CID 7310589. doi:10.1109/IEDM.1999.823848. （原始內容 (PDF)存檔於2010-06-06）. 
  21. ^ Hu, Chenming; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu. Sub-20 nm CMOS FinFET technologies. International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224). December 2001: 19.1.1–19.1.4. ISBN 0-7803-7050-3. S2CID 8908553. doi:10.1109/IEDM.2001.979526. 
  22. ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland. FinFET scaling to 10 nm gate length (PDF). Digest. International Electron Devices Meeting. December 2002: 251–254 [2019-09-25]. CiteSeerX 10.1.1.136.3757 可免費查閱. ISBN 0-7803-7462-2. S2CID 7106946. doi:10.1109/IEDM.2002.1175825. （原始內容 (PDF)存檔於2020-05-27）. 
  23. ^ Hisamoto, Digh; Hu, Chenming; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. FinFET—a self-aligned double-gate MOSFET scalable to 20 nm. IEEE Transactions on Electron Devices. December 2000, 47 (12): 2320–2325. Bibcode:2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 可免費查閱. doi:10.1109/16.887014. 
  24. ^ Hisamoto, Digh; Hu, Chenming; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles; et al. Sub-50 nm P-channel FinFET (PDF). IEEE Transactions on Electron Devices. May 2001, 48 (5): 880–886 [2026-03-29]. Bibcode:2001ITED...48..880H. doi:10.1109/16.918235. （原始內容存檔 (PDF)於2017-08-14）. 
  25. ^ Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology ), Nanoparticle News, 1 April 2006 [6 July 2019], （原始內容存檔於6 November 2012） 
  26. ^ Lee, Hyunjin; et al. Sub-5nm All-Around Gate FinFET for Ultimate Scaling. 2006 Symposium on VLSI Technology, 2006. Digest of Technical Papers. 2006: 58–59. ISBN 978-1-4244-0005-8. S2CID 26482358. doi:10.1109/VLSIT.2006.1705215. hdl:10203/698 可免費查閱. 
  27. ^ Rostami, M.; Mohanram, K. Dual-Vth Independent-Gate FinFETs for Low Power Logic Circuits (PDF). IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2011, 30 (3): 337–349. S2CID 2225579. doi:10.1109/TCAD.2010.2097310. hdl:1911/72088 可免費查閱. 
  28. ^ Wen-Chin Lee， Kedzierski, J. ，Takeuchi, H. ，Asano, K. ，Kuo, C. ， Anderson, E.， Tsu-Jae King，Bokor, J. ， Chenming Hu．FinFET-a self-aligned double-gate MOSFET scalable to 20 nm：IEEE Transactions on Electron Devices，2000：2320 - 2325
  29. ^ How the Father of FinFETs Helped Save Moore's Law: Chenming Hu, the 2020 IEEE Medal of Honor recipient, took transistors into the third dimension. IEEE綜覽. 21 April 2020 [27 December 2021]. （原始內容存檔於2023-03-22） （English）. 
  30. ^ cnBeta. 英特尔被控侵犯中科院微电子所FinFET专利 赔偿或超2亿元 - Intel 英特尔. cnBeta.COM. [2020-08-11]. （原始內容存檔於2020-08-08） （中文（中國大陸））. 
  31. ^ Tsu-Jae King, Liu. FinFET: History, Fundamentals and Future. 加利福尼亞大學伯克利分校. Symposium on VLSI Technology Short Course. June 11, 2012 [9 July 2019]. （原始內容存檔於28 May 2016）. 
  32. ^ Bohr, Mark; Mistry, Kaizad. Intel's Revolutionary 22 nm Transistor Technology (PDF). intel.com. May 2011 [April 18, 2018]. （原始內容存檔 (PDF)於2013-01-30）. 
  33. ^ Grabham, Dan. Intel's Tri-Gate transistors: everything you need to know. TechRadar. May 6, 2011 [April 19, 2018]. （原始內容存檔於2018-04-19）. 
  34. ^ Bohr, Mark T.; Young, Ian A. CMOS Scaling Trends and Beyond. IEEE Micro. 2017, 37 (6): 20–29. S2CID 6700881. doi:10.1109/MM.2017.4241347. The next major transistor innovation was the introduction of FinFET (tri-gate) transistors on Intel's 22-nm technology in 2011. 
  35. ^ Intel 22nm 3-D Tri-Gate Transistor Technology. Intel Newsroom. [2026-03-29]. （原始內容存檔於2023-02-09）. 
  36. ^ 36.0 36.1 History: 2010s. SK海力士. [8 July 2019]. （原始內容存檔於17 May 2021）. 
  37. ^ 16/12nm Technology. TSMC. [30 June 2019]. （原始內容存檔於2019-07-10）. 
  38. ^ 38.0 38.1 Samsung Mass Producing 128Gb 3-bit MLC NAND Flash. Tom's Hardware. 11 April 2013 [21 June 2019]. （原始內容存檔於21 June 2019）. 
  39. ^ 39.0 39.1 7nm Technology. TSMC. [30 June 2019]. （原始內容存檔於2019-06-09）. 
  40. ^ Shilov, Anton. Samsung Completes Development of 5nm EUV Process Technology. www.anandtech.com. [2019-05-31]. （原始內容存檔於April 18, 2019）. 
  41. ^ Armasu, Lucian, Samsung Plans Mass Production of 3nm GAAFET Chips in 2021, www.tomshardware.com, 11 January 2019 [2026-03-29], （原始內容存檔於2022-09-15） 
  42. ^ Samsung, GF Ramp FD-SOI. 27 April 2018. 
取自 "https://arolstar52-zhtest.hf.space/index.php?title=鰭式場效電晶體&oldid=2983075"