219.129.75.10 来自 2025年3月5日 (三) 08:13

2025-03-05T08:13:54Z

新页面

{{Rough translation|time=2024-03-11T00:38:15+00:00}}
{{noteTA
|G1=IT
|1=zh-hans:电脑;zh-hant:電腦
|1=zh-hans:快速计算链接;zh-hant:快速運算連結
}}
'''快速计算链接'''（'''Compute Express Link'''，简称CXL）是一个开放标准，其高速互联技术可以为高性能数据中心计算机提供高速、大容量的[[中央处理器]]（CPU）至设备，CPU至[[内存]]，及设备至设备的连接。<ref>{{Cite web |url=https://www.computeexpresslink.org/about-cxl |title=ABOUT CXL |website=Compute Express Link |language=en|access-date=2019-08-09}}</ref><ref>{{Cite web |url=https://finance.yahoo.com/news/synopsys-delivers-industrys-first-compute-000000436.html |title=Synopsys Delivers Industry's First Compute Express Link (CXL) IP Solution for Breakthrough Performance in Data-Intensive SoCs |website=finance.yahoo.com |publisher=[[Yahoo! Finance]] |access-date=2019-11-09}}</ref><ref>{{Cite web |url=https://newsroom.intel.com/editorials/milestone-moving-data/ |title=A Milestone in Moving Data |website=Intel Newsroom |publisher=[[Intel]] |access-date=2019-11-09}}</ref><ref>{{Cite web |url=https://www.businesswire.com/news/home/20190917005948/en/Compute-Express-Link-Consortium-CXL-Officially-Incorporates |title=Compute Express Link Consortium (CXL) Officially Incorporates; Announces Expanded Board of Directors |date=2019-09-17 |website=www.businesswire.com |publisher=[[Business Wire]] |language=en |access-date=2019-11-09}}</ref>CXL作为一种高速串行协议，基于[[PCI_Express|PCI Express（PCIe）]]的物理和电气接口构建。CXL包括基于PCIe的块输入/输出协议（CXL.io）以及用于访问系统内存（CXL.cache）和设备内存（CXL.mem）的新[[快取一致性|缓存一致]]协议。串行通信和池化能力允许CXL内存克服常见[[DIMM|DIMM内存]]在实现高存储容量时的性能和插槽封装限制。<ref>{{Cite web |title=StackPath |url=https://www.electronicdesign.com/technologies/embedded-revolution/article/21176870/rambus-cxl-ushers-in-a-new-era-of-datacenter-architecture |access-date=2023-02-03 |website=www.electronicdesign.com|date=13 October 2021 }}</ref><ref>{{Cite web |last=Mann |first=Tobias |date=2022-12-05 |title=Just How Bad Is CXL Memory Latency? |url=https://www.nextplatform.com/2022/12/05/just-how-bad-is-cxl-memory-latency/ |access-date=2023-02-03 |website=The Next Platform |language=en-US}}</ref>CXL还可以帮助高性能计算提升内存容量、内存带宽并降低I/O延迟。

==历史==
CXL技术主要由[[英特尔]]开发。CXL联盟于2019年3月由创始成员[[阿里巴巴集团]]、[[思科系统]]、戴尔EMC、[[Meta_Platforms|Meta]]、[[谷歌]]、[[慧與科技|惠普企业（HPE）]]、[[华为]]、英特尔公司和[[微软]]组成，并于2019年9月正式成立。<ref name=CXL_announcement>{{Cite web|url=https://www.datacenterdynamics.com/en/news/intel-google-and-others-join-forces-cxl-interconnect/|title=Intel, Google and others join forces for CXL interconnect|first=Will|last=Calvert|date=March 13, 2019|website=www.datacenterdynamics.com}}</ref>

2021年11月，Gen-Z联盟将其技术标准及资产转移至CXL联盟，便于开发唯一的行业标准。<ref>{{Cite web|url=https://www.computeexpresslink.org/post/exploring-the-future-cxl-consortium-gen-z-consortium|title=Exploring the Future|first=C. X. L.|last=Consortium|date=November 10, 2021|website=Compute Express Link}}{{Dead link}}</ref>

2022年8月，OpenCAPI技术标准及资产也被并入CXL，进一步扩大支持CXL技术的公司和产品。<ref>[https://www.anandtech.com/show/17519/opencapi-to-fold-into-cxl OpenCAPI to Fold into CXL - CXL Set to Become Dominant CPU Interconnect Standard]</ref><ref>{{Cite web |url=https://www.computeexpresslink.org/_files/ugd/0c1418_d3474155dc6e4929aa2a5658a894d1a6.pdf |title=CXL Consortium and OpenCAPI Consortium Sign Letter of Intent to Transfer OpenCAPI Specifications to CXL |access-date=2024-03-11 |archive-date=2022-08-02 |archive-url=https://web.archive.org/web/20220802125039/https://www.computeexpresslink.org/_files/ugd/0c1418_d3474155dc6e4929aa2a5658a894d1a6.pdf |dead-url=yes }}</ref>

==协议==
截止2024年，CXL标准目前支持以下三种协议。<ref name=Synopsys_CXL_bulletin>{{Cite web|url=https://www.synopsys.com/designware-ip/technical-bulletin/compute-express-link-standard-2019q3.html|title=Compute Express Link Standard | DesignWare IP | Synopsys|website=www.synopsys.com}}</ref><ref name=Rambus_CXL_blog>{{Cite web|url=https://www.rambus.com/blogs/compute-express-link/|title=Compute Express Link (CXL): All you need to know|website=Rambus}}</ref>
* '''CXL.io''' – 以[[PCI_Express|PCIe]] 5.0（及在CXL 3.0之后的PCIe 6.0）为基础并增加了一些改进。它可以将内存扩展到外部设备，并提供配置、链路初始化和管理、设备发现和枚举、中断、[[直接記憶體存取|DMA]]和透过非一致性加载/存储进行的[[寄存器]]I/O访问。
* '''CXL.cache''' – 允许外围设备透过低延迟请求/响应接口访问和缓存主机CPU内存。当内存被缓存到外部设备时，CPU只需要在本地缓存中保留最常用的数据。
* '''CXL.mem''' – 允许主机CPU透过加载/存储命令一致性地访问缓存的设备内存，并且同时适用于[[静态随机存取存储器]]和[[动态随机存取存储器]]。透过把外部设备作为主内存使用，CPU可以在内存故障的情况下继续运行。

==设备类型==
CXL目前支持三种设备类型：<ref name=Rambus_CXL_blog />
* Type 1：主要用于没有本地内存的加速器，比如[[网卡]]。透过PCIe与现有系统集成，并透过CXL与CPU直接通信。
* Type 2：主要用于更为通用的加速器，比如GPU，ASIC和FPGA。这类加速器通常具有[[GDDR]]或[[高带宽存储器]]的本地内存。主CPU可透过CXL直接访问设备的本地内存。
* Type 3：可以用于内存扩展板和持久化内存，与主机处理器直接通信，并且可以使用 CXL 协议来实现低延迟、高吞吐量的数据传输。

==应用==
CXL早期主要用于数据中心和高性能计算等场景。随着人工智能领域模型开发对内存的需求不断提升，CXL使GPU和FPGA等加速器与CPU更高效的协作，进而提高人工智能模型训练和推理的速度。<ref>{{cite news | url=https://wallstreetcn.com/articles/3709884 | title=继HBM之后，这一技术或成AI存储“新宠”，三星重磅新品也将来袭}}</ref>

==参考文献==
{{reflist}}

[[Category:串行总线]]

Compute Express Link - 版本历史

219.129.75.10 来自 2025年3月5日 (三) 08:13