编辑“︁X86-64”︁（章节）

== 虛擬地址空間的細節 ==
儘管虛擬地址有64位的寬度，但-{zh-cn:目前; zh-hans:當前; zh-tw:目前}-的實現機制（以及任何已知處在計劃階段的芯片）并不允許整個16EB的虛擬地址空間都被使用。大多數的-{zh-hans:操作系统; zh-tw:作業系統}-和應用程序在可見的未來都用不到如此巨大的地址空間（比如，Windows在AMD64上的實現僅應用了256TB，即48位的寬度），所以實現如此巨大的地址寬度只會增加系統的複雜度和地址轉換的成本，帶不來任何好處。AMD因此決定，在對這一架構的首次實現中，-{只}-有虛擬地址的最低48位才會在地址轉換（頁表查詢）時被使用。但是，任何虛擬地址的48位至63位必須與47位一致（按照[[符號位擴展]]的方式），否則處理器將會報告一個異常。符合這一規則的地址被稱作“傳統格式”。傳統格式將從0至00007FFF`FFFFFFFF，以及從FFFF8000`00000000至FFFFFFFF`FFFFFFFF總計256TB的地址範圍作為可以使用的虛擬地址空間。

這種“古怪”的規則為日後擴展到真正的64位尋址保留了一個重要的特性：很多的-{zh-hans:操作系统; zh-tw:作業系統}-（包括但不限於Windows NT系列）將地址空間的高半部分（被稱作內核空間）留給自己，将低半部分（用戶空間）留給應用程序代碼、用戶態棧、堆和其他數據區。這種“傳統地址”的設計保證了每一個符合AMD64的實現都擁有兩個內存片段：低半段從00000000`00000000開始，隨著更多的虛擬地址位元變得可用而“向上生長”；高半部分被“懸掛”在地址空間的頂部而“向下生長”。同樣，將未被使用的地址位元內容固定下來防止被-{zh-hans:操作系统; zh-tw:作業系統}-用作標誌位、特權級標號等其他用途，是爲了避免當架構擴展至52, 56, 60和64位的時候出現問題。

{| align="center" class="wikitable" style="text-align:center"
|-
| -{zh-cn:目前; zh-hans:當前; zh-tw:目前}-48位的實現方式
[[File:AMD64-canonical--48-bit.svg]]
| 57位的實現方式
[[File:AMD64-canonical--57-bit.svg]]
| 完全64位的實現方式
[[File:AMD64-canonical--64-bit.svg]]
|-
| colspan="3" |（非按比例繪製）
|}

64位尋址模式（[[長模式]]），是[[物理地址擴展]]（PAE）的超集；因此，-{zh-cn:内存页; zh-hans:內存頁; zh-tw:記憶體分頁}-大小可以是4KB，2MB，或1GB。但是，與系統在PAE模式下使用的三級[[分頁表]]機制不同，[[長模式]]下系統使用四級[[分頁表]]：PAE的頁目錄指針表的表項從4個擴展到了512個，而且附加了一個第四級頁面映射表（Page-Map Level 4 Table，PML4 Table），包含512個采用48位實現的表項。整個48位地址空間的4KB頁面完整映射層級將會占據略多於512GB的-{zh-hans:内存; zh-tw:記憶體}-（256TB虛擬地址空間的0.196%）。在提供更大虛擬地址的實現中，這個表被一個更高的映射层級所映射，即第五级页面映射表（PML5<ref>{{Cite web |url=https://software.intel.com/sites/default/files/managed/2b/80/5-level_paging_white_paper.pdf |title=存档副本 |access-date=2018-05-05 |archive-date=2018-12-05 |archive-url=https://web.archive.org/web/20181205041235/https://software.intel.com/sites/default/files/managed/2b/80/5-level_paging_white_paper.pdf }}</ref>），可以提供52位物理地址（4PiB）和57位虚拟地址（128PiB）的实现。